VHDL/Flip-flop d: diferenças entre revisões

[edição não verificada][edição não verificada]
Conteúdo apagado Conteúdo adicionado
Master (discussão | contribs)
Sem resumo de edição
Sem resumo de edição
Linha 1:
{{monomódulo}}
 
<pre>
---------------------------------------------
 
library ieee ;
Linha 7:
use work.all;
 
---------------------------------------------
 
entity dff is
Linha 16 ⟶ 15:
end dff;
 
----------------------------------------------
 
architecture behv of dff is
Linha 34 ⟶ 32:
end behv;
 
</pre>
[[Categoria:Engenharia elétrica]]