VHDL/Flip-flop d: diferenças entre revisões
| [edição não verificada] | [edição verificada] |
Conteúdo apagado Conteúdo adicionado
m {{revisão}} ; +<syntaxhighlight lang="vhdl" enclose="pre"> |
|||
Linha 1:
{{monomódulo}}
{
<syntaxhighlight lang="vhdl" enclose="pre">
library ieee ;
use ieee.std_logic_1164.all;
Linha 33 ⟶ 32:
end behv;
</syntaxhighlight>
{{AutoCat|Engenharia elétrica}}
| |||