Programação Paralela em Arquiteturas Multi-Core/Arquitetura Cell Broadband Engine: diferenças entre revisões
[edição não verificada] | [edição não verificada] |
Conteúdo apagado Conteúdo adicionado
Linha 35:
sistemas operacionais convencionais, já disponíveis
para esta arquitetura.
O PPE é um processador superescalar de 64 bits que
não permite execução de instruções out-of-order, e é
Linha 49 ⟶ 50:
executado no PPE, que designaria a cada uma das
SPEs uma tarefa específica e isolada.
Cada SPE é um processador RISC SIMD (''single
instruction, multiple data'')
registradores de 128 bits, quatro unidades de ponto
flutuante capazes de realizar um total de 32 bilhões de
Linha 58 ⟶ 60:
um clock de 4GHz de freqüência. É importante
observar que este cálculo refere-se à utilização de
instruções do tipo
operandos de entrada, e é contabilizada como duas
operações (em apenas uma instrução). As instruções
|