Programação Paralela em Arquiteturas Multi-Core/Arquitetura Cell Broadband Engine: diferenças entre revisões
| [edição não verificada] | [edição não verificada] |
Conteúdo apagado Conteúdo adicionado
Linha 93:
=== EIB ===
A transferência de dados entre o PPE, os SPEs, e as
interfaces de entrada e saída do processador é responsabilidade de uma estrutura chamada ''Element
Interconnect Bus'' (EIB).
O EIB é implementado como quatro "anéis" que
circulam em sentidos contrários em pares. Ele
trabalha em metade do ciclo de clock do processador,
e é capaz de transmitir 16 bytes a cada dois clocks do
sistema. Devido a esta característica, o EIB é
comumente definido como um barramento de oito
bytes por ciclo.
=== FlexIO ===
| |||