Programação Paralela em Arquiteturas Multi-Core/Arquitetura Cell Broadband Engine: diferenças entre revisões
[edição não verificada] | [edição não verificada] |
Conteúdo apagado Conteúdo adicionado
Linha 13:
* É capaz de despachar até duas instruções por ciclo.
* Composto por uma cache L2 de 512KiB, um cache L1 two-way de 32KiB de instruções e um cache four-way set-associative de dados.
[[Imagem:teste.jpg]]
== Arquitetura ==
|