VHDL/Flip-flop d

Esta página é um monomódulo, ou seja, não está inserida em nenhum livro e/ou não tem subpáginas. Ajude o Wikilivros inserindo-a em um livro existente ou por criar.

Este módulo precisa ser revisado por alguém que conheça o assunto (discuta).

library ieee ;
use ieee.std_logic_1164.all;
use work.all;


entity dff is
port(	data_in:	in std_logic;
	clock:		in std_logic;
	data_out:	out std_logic
);
end dff;


architecture behv of dff is
begin

    process(data_in, clock)
    begin

        -- clock rising edge

	if (clock='1' and clock'event) then
	    data_out <= data_in;
	end if;

    end process;	

end behv;